(19)日本国特許庁 (JP)

1

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-234655 (P2003-234655A)

(43)公開日 平成15年8月22日(2003.8.22)


(51) Int.Cl.7		識別記号	FΙ			テーマコード(参考)
H 0 3 M	1/80		H 0 3 M	1/80		
G 0 9 G	3/20	6 1 1	G 0 9 G	3/20	6 1 1	A 5J022
		6 2 3			6 2 3 F	
		6 4 1			6 4 1 D	
	3/30	3/30		3/30	Н	
			審査請求	未請求	請求項の数 7	OL (全 8 頁)
(21)出願番号		特願2002-33719(P2002-33719)	(71)出願人	000110	6024	
				ローム	株式会社	
(22)出願日		平成14年2月12日(2002.2.12)	·		京都市右京区西	院溝崎町21番地
			(72)発明者	花田	幸一	
				京都市	右京区西院溝崎	町21番地 ローム株
				式会社	内	
			(72)発明者	嶋田	雄二	
				京都市右京区西院溝崎町21番地 ローム株		
				式会社	:内	
			(74)代理人	100079	9555	
				弁理士	梶山 佶是	(外1名)
						最終頁に続く

(54) 【発明の名称】 D/A変換回路およびこれを用いる有機EL駆動回路

(57)【要約】

【課題】リーク電流を低減することができ、精度の高い D/Aおよびこれを用いる有機EL駆動回路を提供す る。

【解決手段】この発明は、複数の出力側トランジスタがパラレルにカレントミラー接続され入力側トランジスタに所定の駆動電流を受けるカレントミラー回路と、入力側トランジスタのベースあるいはゲートと出力側トランジスタのベースあるはゲートとが共通に接続された接続ラインに駆動電流を供給する駆動電流供給回路とを有しこの駆動電流供給回路が、入力側トランジスタにカレントミラー接続されたダイオード接続の第1のトランジスタの出力側に対して出力側が所定のバイアスラインとグランドとの間に縦方向に従属接続された第2のトランジスタとを有しこの第2のトランジスタとを有しこの第2の入力側に接続されていない。



【特許請求の範囲】

【請求項1】複数の出力側トランジスタがパラレルにカレントミラー接続され入力側トランジスタに所定の駆動電流を受けるカレントミラー回路を有し、それぞれ前記出力側トランジスタが入力データのビット桁位置対応に配置されて前記入力データに応じて選択的に駆動され、前記入力データに対応する変換アナログ電流を前記出力側トランジスタに流れる合計の電流値として出力端子に発生するD/A変換回路において、

前記入力側トランジスタのベースあるいはゲートと前記出力側トランジスタとのベースあるいはゲートとが共通に接続された接続ラインに駆動電流を供給する駆動電流供給回路を備え、この駆動電流供給回路は、前記入力側トランジスタにカレントミラー接続されたダイオード接続の第1のトランジスタとこの第1のトランジスタの出力側に対して出力側が所定のバイアスラインとグランドとの間に縦方向に従属接続された第2のトランジスタとを有し、この第2のトランジスタのベースあるいはゲートが前記入力側トランジスタの入力側に接続されていないことを特徴とするD/A変換回路。

【請求項2】前記第1のトランジスタと前記入力側トランジスタおよび前記出力側トランジスタとは、バイポーラトランジスタで構成され、前記第2のトランジスタは、MOSFETトランジスタである請求項1記載のD/A変換回路。

【請求項3】前記第1、第2のトランジスタと前記入力側トランジスタおよび前記出力側トランジスタは、MOSFETトランジスタである請求項1記載のD/A変換回路。

【請求項4】表示データを受けてこれに対応する表示の ためのアナログの電流を発生するD/A変換回路と、

このD/A変換回路からの出力電流で駆動され有機EL表示パネルの端子ピンを駆動するカレントミラー電流出力回路とを備え、

前記D/A変換回路は、複数の出力側トランジスタがパラレルにカレントミラー接続され入力側トランジスタがの所定の駆動電流を受けるカレントミラー回路と、前記力側トランジスタのベースあるいはゲートとが共通に接続ラインに駆動電流を供給する駆動電流供給回路は、前記入力に駆動電流供給回路は、前記入力に対して出力側が所定のパイアスラインとグランジスタとこの第1のトランジスタとこの第1のトランジスタとこの第1のトランジスタとこの第1のトランジスタのペースあるいはゲートは対して出力側が所定のパイアスラインとグランドとを前に従属接続された第2のトランジスタのペースあるいはゲートが前に入力側トランジスタの入力側に接続されていないことを特徴とする有機EL駆動回路。

【請求項5】前記第1のトランジスタと前記入力側トランジスタおよび前記出力側トランジスタとは、パイポーラトランジスタで構成され、前記第2のトランジスタは、MOSFETトランジスタである請求項4記載の有機EL駆動回路。

【請求項6】前記第1、第2のトランジスタと前記入力 側トランジスタおよび前記出力側トランジスタは、MO SFETトランジスタである請求項4記載の有機EL駆 動回路。

10 【請求項7】さらに、ピーク電流生成回路を有し、このピーク電流生成回路は、前記D/A変換回路の前記出力電流を受けてその出力電流に応じたピーク電流を生成し前記カレントミラー電流出力回路を駆動する請求項4記載の有機EL駆動回路。

【発明の詳細な説明】

[0001]

20

【発明の属する技術分野】この発明は、D/A変換回路およびこれを用いる有機EL駆動回路に関し、詳しくは、カレントミラー回路を利用して入力デジタル値に対応する電流値を生成して有機ELパネルのピン駆動電流を発生するカラムライン(陽極側ドライブライン、以下同じ)の電流駆動回路において、リーク電流を低減することができかつ高い精度でD/A変換して駆動電流を生成することができるD/A変換回路およびこれを用いる有機EL駆動回路の改良に関する。

[0002]

【従来の技術】有機EL表示装置は、自発光による高輝度表示が可能であることから、小画面での表示に適し、携帯電話機、DVDプレーヤ、PDA(携帯端末装置) 30 等に搭載される次世代表示装置として現在注目されている。この有機EL表示装置には、液晶表示装置のように電圧駆動を行うと、輝度ばらつきが大きくなり、かつ、R(赤)、G(緑)、B(青)に感度差があることから制御が難しくなる問題点がある。そこで、最近では、電流駆動のドライバを用いた有機EL表示装置が提案されている。例えば、特開平10-112391号などでは、電流駆動により輝度ばらつきの問題を解決する技術が記載されている。

【0003】携帯電話機用の有機EL表示装置の有機E40 L表示パネルでは、カラムラインの数が396個(132×3)の端子ピン(以下ピン)、ローラインが162個のピンを持つものが提案され、カラムライン、ローラインのピンはこれ以上に増加する傾向にある。このようなピン数の増加により、特に、カラムライン側では複数のカラムICドライバがフルカラーでR,G,B各44ピンの132ピンとなり、それが2ドライバ必要になる。そのためカラムICドライバ相互間の特性のばらつきにより輝度むらが発生する問題がある。そこで、このような問題を解決する発明として、この出願人は、すで50 に特願2001-86967号「有機EL駆動回路およ

びこれを用いる有機EL表示装置」を出願している。ま た、この種の問題を解決する技術として特開2001-42827号「ディスプレイ装置及びディスプレイパネ ルの駆動回路」を挙げることができる。

【0004】図3は、後者のカラムドライバの説明図で あって、10は、IC化されたカラムライン電流駆動回 路である。内部にD/A変換回路を有する基準電圧発生 回路 1 1 で入力されたデジタル値に対応する基準電圧を 発生して、これをオペアンプ(OP)を有する定電流回 路で構成される基準電流発生回路12で基準電流IREF に変換する。基準電流発生回路12で出力される基準電 流IREFをカレントミラー電流出力回路13で受ける。 カレントミラー電流出力回路13は、1個の入力側トラ ンジスタQpと出力ピンに対応するn個の出力側トラン ジスタQ1~Qmを有するカレントミラー回路13aと、 出力側トランジスタQ1~Qmの出力を受ける各スイッチ S1~SmからなるスイッチプロックSBとを有してい る。各ドライバのトランジスタQ1~Qmの出力は、カラ ム側のピンに対する駆動電流としてスイッチS1~Sm, 出力端子X1~Xmを介して出力される。なお、GA1~ 20 GAmは、スイッチブロックSBの各スイッチS1~Sm のON/OFFを制御する制御信号である。また、基準 電圧発生回路11のD/A変換回路は、CPU. MPU 等のプロセッサから表示輝度に応じた表示データがレジ スタ等を介して入力され、そのデジタル値を受けて基準 電圧に対応する信号を発生する。

【0005】さらに、スイッチブロックSBの位置に は、ピン対応に入力側トランジスタを設け、出力側トラ ンジスタをピンに接続した一対のカレントミラー電流出 力回路を設けて、GA1~GAmに応じてこの回路をスイ ッチング制御する構成の電流駆動回路がある。この場合 には、前記のカレントミラー電流出力回路13aは、手 前の入力段となる基準電流発生回路から基準電流を受け てピン対応に多数のミラー電流を生成するカレントミラ ーのドライブ段、あるいは基準電流をk倍(kは2以上 の整数) の電流に増幅するカレントミラーの電流ドライ ブ段となって、ピン対応に設けられた前記の入力側トラ ンジスタを駆動することになる。先の特願2001-8 6967号のカラムラインの電流駆動回路はこのような 回路構成を採っている。このように、複数の出力側トラ ンジスタをパラレルに駆動するカレントミラー回路をド ライブ段(特願2001-86967号)、あるいは出 力段(図3の回路)に用いる電流駆動回路があるが、フ ルカラー表示で高画質表示を確保するための回路とし て、特願2001-86967号のようにパラレル駆動 のカレントミラー回路をドライブ段とした場合には、G A1~GAmによる制御をせずに、このドライブ段の後に ピン対応にD/A変換回路を設けて、カラム側のピン対 応にD/A変換回路が表示データを受けてこの表示デー タをピン対応にD/A変換して1ライン分の駆動電流を 50 同時に生成する電流駆動回路がある。なお、この場合の D/A変換回路は、基準電圧発生回路11側に設けられ ているD/A変換回路をこのドライブ段に移動させたも のである。

[0006]

【発明が解決しようとする課題】図4は、そのD/A変 換回路14の一例である。D0~Dn-1がデジタル値の入 力であり、表示データがレジスタ等を介して設定され る。そして、図3の各ドライバのトランジスタQ1~Qm の出力をこれのドライブ段とする。このドライブ段それ ぞれの1ピン分の駆動回路を簡略化して定電流源14a として示すと、このD/A変換回路14は、この定電流 源14aからの電流 I をコレクタに受けるダイオード接 続の入力側npn型バイポーラトランジスタQaとを有し、 これにカレントミラー接続された出力側npn型バイポー ラトランジスタQb~Qn-1、各出力側トランジスタQb ~Qn-1のエミッタとグランドGND間にスイッチ回路 として接続されたNチャネルMOSFETトランジスタ Trb~Trn-1が設けられている。そして、トランジスタ Trb~Trn-1のゲートがそれぞれD0~Dn-1の各入力端 子に接続されている。出力側トランジスタQb~Qn-1 は、それぞれのコレクタが出力端子14bに接続され、 トランジスタQaのエミッタ面積に対してそれぞれのト ランジスタが×1,×2,×3,…×nの倍数のエミッ 夕面積比を持っている。なお、入力側トランジスタQa のエミッタはグランドGNDに接続されている。このよ うなD/A変換回路14にあっては、出力電流が大きく なると、その分カレントミラーのベース駆動電流が大き くなるが、そのベース駆動電流が入力側トランジスタQ aの駆動電流から分流されるために、出力電流が大きく なるにつれてビット変換精度が悪くなる問題がある。

【0007】このような問題を解決するために図5のよ うなウイルソン型カレントミラーを用いたD/A変換回 路がD/A変換回路14として利用される。図5は、カ レントミラー接続されたベース駆動電流を出力側から補 うものである。そのためにnpn型バイポーラトランジス タQqが出力側トランジスタQbのコレクタと出力端子1 4 b との間に設けられている。そして、トランジスタQ qのエミッタとトランジスタQbのコレクタとが接続さ れ、そのエミッタがカレントミラーの共通のペースライ ンに接続されている。そのベースは、トランジスタQa のコレクタに接続され、ペース駆動電流供給回路14c が設けらている。これにより入力側トランジスタQaの 駆動電流からベース駆動電流が分流されないのでビット 変換精度は低下しないで済む。しかし、D/A変換して いないときにあっても、すなわち、D0~Dn-1が"00 0…0"のときであっても、出力端子14aからトラン ジスタQqのコレクターエミッタ、トランジスタQaのペ ースーエミッタを介してグランドGNDへとリーク電流 が流れる。このリーク電流は、トランジスタQaのベー

5

ス駆動電流のほかに、図示するように出力端子14bからグランドGNDへと流れ、その電流値は数百nAにもなる。このリーク電流を持つD/A変換回路14は、ピン数分だけ設けられるので、その分無駄な消費電力が増加することになる。この発明の目的は、このような従来技術の問題点を解決するものであって、リーク電流を低減することができかつ高い精度でD/A変換して駆動電流を生成することができるD/A変換回路およびこれを用いる有機EL駆動回路を提供することにある。

[0008]

【課題を解決するための手段】このような目的を達成す るためのこの発明のD/A変換回路およびこれを用いる 有機EL駆動回路の特徴は、複数の出力側トランジスタ がパラレルにカレントミラー接続され入力側トランジス 夕に所定の駆動電流を受けるカレントミラー回路と、入 力側トランジスタのベースあるいはゲートと出力側トラ ンジスタとのベースあるいはゲートとが共通に接続され た接続ラインに駆動電流を供給する駆動電流供給回路と を有し、この駆動電流供給回路が、入力側トランジスタ にカレントミラー接続されたダイオード接続の第1のト ランジスタとこの第1のトランジスタの出力側に対して 出力側が所定のバイアスラインとグランドとの間に縦方 向に従属接続された第2のトランジスタとを有し、この 第2のトランジスタのベースあるいはゲートが入力側ト ランジスタの入力側に接続され、入力側トランジスタが ダイオード接続されていないものである。

[0009]

【発明の実施の形態】このように、この発明にあっては、出力端子とは異なる所定のバイアスラインから電流が供給されてベースあるはゲートへ駆動電流を供給する駆動電流供給回路を設け、この駆動電流供給回路からD/A変換のカレントミラー回路のベースあるはゲートの接続ラインに電流を供給するようにしているので、出力端子側からのリーク電流が発生することなく、カレントミラー接続のベースあるはゲートへ駆動電流を供給することができる。その結果、リーク電流を低減することができ、精度の高いD/A変換回路およびこれを用いる有機EL駆動回路を実現することができる。

[0010]

【実施例】図1は、この発明の有機EL駆動回路を適用した一実施例のカラムドライバを中心とするブロック図、図2は、他の実施例のカラムドライバを中心とするブロック図である。なお、図3、図4と同一の構成要素は同一の符号で示す。図1において、1は、有機EL駆動回路のカラムドライバであって、2は、そのD/A変換回路、3は、そのカレントミラー電流出力回路である。D/A変換回路2は、図4のD/A変換回路14に対応しているが、トランジスタQqは削除されている。出力側トランジスタQbのコレクタは、図4と同様に出力端子2bに接続されている。削除されたトランジスタ

Qqに換えてベース駆動電流供給回路4が設けられてい る。このベース駆動電流供給回路4は、トランジスタQ aにカレントミラー接続されたダイオード接続のバイボ ーラトランジスタQrと、これの上流に設けられたNチ ャネル型のMOSFETトランジスタTrr、そして、バ イポーラトランジスタQrの下流でグランドGNDとの 間に設けられた抵抗RIとNチャネル型のMOSFET トランジスタTrraの直列回路とからなる。なお、図 4、図5では示していないが、トランジスタQaの下流 にもグランドGNDとの間に抵抗RaとNチャネル型の 10 MOSFETトランジスタTraの直列回路が同様に設け られている。これら下流に設けられる直列回路は、D/ A変換回路の出力側カレントミラーとの電流バランスを 採るためのものであり、これにより変換精度を確保する 役割を持つ。それぞれの直列回路のトランジスタTraと トランジスタTrraのゲートは、それぞれ電源ライン+ VDDにプルアップされている。ここで、2aは、D/A 変換回路2の入力端子であり、図3の各ドライバのトラ ンジスタQ1~Qmの出力をこれのドライブ段とし、この ドライブ段のそれぞれの1ピン分の駆動回路を簡略化し て定電流源14aから駆動電流を受ける。トランジスタ Trrのゲートは、トランジスタQaのコレクタに接続さ れ、ソースがトランジスタQrのコレクタに接続され、 さらにトランジスタQaのベースに接続されている。そ のドレインは、電源ライン+ VDDラインに接続されてい る。また、トランジスタQrのエミッタはグランドGN Dに接続されている。これにより、各出力側トランジス タQb~Qn-1のベース駆動電流がトランジスタTrrを介 して電源ライン+VDDから供給される。なお、トランジ スタTrrのドレインは、電源ライン+VDDではなく、所 定のバイアスラインに接続されていてもよい。その結 果、図5の場合と同様にこのA/D変換回路2は、精度 の高いビット変換が可能である。なお、以上の場合、入 カ側バイポーラトランジスタQaは、ダイオード接続さ れていない。

【0011】さらに、ここでは、出力端子2bからトランジスタQaのベースが切り離されているので、D/A変換していないときであっても、すなわち、D0~Dn-1が"000…0"のときにも、出力端子2bからのリーク電流はなくなる。このときの駆動電流は、MOSFETトランジスタTrrを介してトランジスタQa、Qrのベースに流す駆動電流とトランジスタQrのコレクターエミッタ間に流れる電流だけになる。トランジスタQrのエミッタ間に流れる電流だけになる。トランジスタQrとトランジスタTrrとからなるベース駆動電流供給回路4は、ベース電流駆動のための電流を補給する回路である。この回路から供給される電流は、上流のMOSFETトランジスタTrrのドレインーソース間の高抵抗値を介して流す数百nAオーダ程度のもので済む。ここで、トランジスタQaとトランジスタQrのエミッタ面積比を10:1とすれば、トランジスタQaの動作電流とし

て、例えば、900nA流すと、トランジスタQr側に 90 n A 流すことになる。このような回路において、リ ーク電流が図5のリーク電流と同様にたとえ数百nAあ ったとしても、このリーク電流は、有機ELパネルの出 力側(ピン9側)とは切り離されているので、ここでの リーク電流が出力側に影響することはない。そのため、 リーク電流による出力側への影響が排除され、その影響 による電力消費分が低減される。図5においてリーク電 流が影響する出力側の電圧は、15V乃至20Vの電圧 の電源ライン+Vccになるので、リーク電流に対する消 10 費電力への影響は大きいが、前記のベース駆動電流供給 回路4は、たとえリーク電流があっても5 V乃至これ以 下の電圧の電源ライン+VDDになっているので、トータ ルとしての消費電力の低減につながる。しかも、上流側 にMOSFETトランジスタを設けているので、ゲート 電流はほとんど流れずに済み、トランジスタQaに流れ る電流精度は向上する。これによりD/A変換精度を向 上させることができる。なお、抵抗Rb~Rn-1は、出力 側トランジスタQb~Qn-1のエミッタとトランジスタT rb~Trn-1のドレインとの間に挿入されたエミッタ抵抗 である。これによりソース-ドレイン間の寄生容量との 関係で所定の時定数を確保できるが、これらのエミッタ 抵抗は必ず必要なものではない。

【0012】カレントミラー電流出力回路3は、ドライブ段カレントミラー回路3aと出力段カレントミラー回路3bとからなる。カレントミラー回路3aは、ピーク電流生成回路であって、ダイオード接続された入力側トランジスタQsと出力側トランジスタQtとからなり、それぞれのエミッタ側がPチャネルMOSFETトランジスタTrtを介して出力段カレントミラー回路3bの入力端子3cに接続されている。入力側トランジスタQsのコレクタは、D/A変換回路2の出力端子2bに接続され、出力側トランジスタQtのエレクタは、グランドGNDに接続されている。トランジスタQsとトランジスタQtのエミッタ面積比は1:xである。ここで、D/A変換回路2の出力電流をIaとすると、これに対して入力端子3cに(x+1) Iaの駆動電流を発生することができる。

【0013】カレントミラー回路3aは、トランジスタ TrtがONしているときには、(1+x)倍の駆動電流 40 を生成する。トランジスタTrsは、トランジスタTrtに 対応して設けられた負荷トランジスタであって、そのゲートはグランドGNDに接続されていて、駆動ラインをバランスさせるために挿入されている。なお、トランジスタTrtは、駆動初期の一定期間だけコントロール信号 CONTを受けてONになる。これにより出力段カレントミラー回路3bの入力側トランジスタQxがベース電流補正駆動用のカレントミラートランジスタQu, Qwを介して駆動される。その結果、入力側トランジスタQxによりトランジスタTrtがONしたピーク駆動時の一定期間 50

には(1+x) Iaの電流が流れる。その後に通常駆動 電流として駆動電流「aが出力される。それらが出力段 カレントミラー回路3bの出力側トランジスタQyでさ らにN倍に電流増幅されて、有機ELパネルのピン9に 出力される。なお、出力段カレントミラー回路3bのト ランジスタQxとトランジスタQyのエミッタ面積比は 1:Nであり、これらトランジスタのエミッタは、電源 ライン+VDDではなく、これより高い電圧、例えば、+ 15V乃至+20V程度の電源ライン+Vccに接続さ れ、出力側トランジスタQyのコレクタは、カラム側の ピン9に接続されている。そこで、ピーク時にはN× (1+x) [aの駆動電流を流してピン9を駆動する。 これにより容量性負荷となる特性を持つ有機EL素子が ピーク電流で初期充電されて電流駆動される。ところ で、ピーク電流生成回路であるカレントミラー回路3a を前記したようにD/A変換回路2と出力段カレントミ ラー回路3bとの間に設けることにより消費電力の低減 を図ることができる。それは、通常、ピーク電流生成回 路が図3に示す 基準電圧発生回路11に設けられるか らである。この場合には、ドライブ段となるカレントミ ラー電流出力回路13を経てカレントミラー電流出力回 路3に至るまでにピーク電流信号が多数のステージを経 てそれぞれのステージに流れることになる。そのために 各ステージを構成するトランジスタでピーク電流分の電 力が消費される。しかし、この実施例のように最終段に 近い位置にピーク電流生成回路を配置することで、その 分無駄な電力消費が抑えられる。

【0014】図2は、他の実施例であって、入力デジタ ル値をDo~D4の5ビットとして16倍までの電流を発 生する例である。出力側トランジスタは、Qb~Qfであ り、スイッチ回路としてのトランジスタは、Trb~Trf: である。なお、出力側トランジスタQb~Qfのエミッタ とトランジスタTrb~Trfのドレインとの間に挿入され た図1に示す抵抗Rb~R[は、省略してある。同様に、 トランジスタQa, Qrの下流の抵抗Ra, Rrも省略して ある。この実施例では、D/A変換回路2の、×8、× 16の倍数の桁位置のピットに対するカレントミラーの 出力側のトランジスタを×4倍として、これに対して縦 にカレントミラー回路を積上げて従属接続し、電流増幅 する回路としたD/A変換回路20である。すなわち、 8倍の桁位置のカレントミラー回路5は、×4の倍数の カレントミラーの出力側トランジスタQeの上流にカレ ントミラー回路6が設けられ、合計で8倍の電流値8 I を出力端子2bから引き込む。16倍の桁位置のカレン トミラー回路7は、×4の倍数のカレントミラーの出力 側トランジスタQ[の上流にカレントミラー回路8が設 けられ、合計で16倍の電流値16Iを出力端子2bか ら引き込む。カレントミラー回路6は、出力側トランジ スタQeのコレクタにコレクタが接続され、エミッタが 出力端子2bに接続された入力側トランジスタQgと、コ

レクタがグランドGNDに接続され、エミッタが出力端 子2bに接続された出力側トランジスタQhからなる。 トランジスタQgとトランジスタQhとのエミッタ面積比 は1:1であって、トランジスタQgは、トランジスタ Qa, Qbと同様なエミッタ面積を持っている。したがっ て、カレントミラー回路5は、トランジスタQaに対し て×8の倍数のエミッタ面積を持つ図1の場合の×8の トランジスタを設けるよりも×1の倍数のトランジスタ が2個と×4の倍数のトランジスタ1個で済む。その結 果、トランジスタの専有面積が全体として小さくなる。

【0015】なお、ここで各トランジスタに流れる電流 値は、µAオーダの微少電流であるので、セル化されて 形成された1個のトランジスタにおいてエミッタ面積比 が×1のものであっても、4倍の電流値4Iを十分に流 せる能力がある。また、微少な電流を生成する場合に× n のエミッタ面積比のカレントミラー回路の出力側トラ ンジスタQは、通常、セルとして形成されたトランジス タQをn個パラレルに接続することで形成される。そこ で、前記の場合には、×1のトランジスタが6個とな り、図1の実施例では、×8の倍数の場合、×1のトラ ンジスタを8個用いることになるので、この場合よりも トランジスタの数が2個少なくて済む。16倍の桁位置 のカレントミラー回路7も同様な形態を採っていて、カ レントミラー回路8は、入力側トランジスタQiと出力 側トランジスタQjからなる。ここで、トランジスタQi とトランジスタQjとのエミッタ面積比は1:3であっ て、る。全体として16Iの電流を出力端子2bからシ ンクすることができる。この場合には、×1のトランジ スタが8個となり、×1のトランジスタを16個用いる 図1の×16の倍数の出力トランジスタの場合の半分と 30 なる。

【0016】以上説明してきたが、実施例では、入力側 のトランジスタQaにカレントミラー接続されたバイポ ーラトランジスタQrと、これの上流に設けられたNチ ャネルのMOSFETトランジスタTrrとからなるベー ス駆動電流供給回路4を設けているが、トランジスタT rrは、抵抗とバイポーラトランジスタの直列回路であっ てもよい。この場合には、少し電流が増加するが、それ でもD/A変換していないときの駆動電流については、 図5の場合のリーク電流値よりも小さくすることができ る。また、実施例のnpn型トランジスタは、pnpト

ランジスタに、pnp型トランジスタは、npnトラン ジスタに置き換えることができる。この場合には、電源 電圧は負となり、上流に設けたトランジスタは下流に設 けることになる。さらに、実施例のD/A変換回路は、 バイポーラトランジスタを主体として構成しているが、 MOSFETトランジスタを主体として構成してもよい ことはもちろんである。この場合、カレントミラー回路 の入力側トランジスタと出力側トランジスタとは、ゲー トが共通に接続されることになる。

10 [0017]

【発明の効果】以上説明してきたように、この発明にあ っては、出力端子とは異なる所定のパイアスラインから 電流が供給されてベースあるはゲートへ駆動電流を供給 する駆動電流供給回路を設け、この駆動電流供給回路か らD/A変換のカレントミラー回路のペースあるはゲー トの接続ラインに電流を供給するようにしているので、 出力端子側からのリーク電流が発生することなく、カレ ントミラー接続のベースあるはゲートへ駆動電流を供給 することができる。その結果、リーク電流を低減するこ とができ、精度の高いD/A変換回路およびこれを用い る有機EL駆動回路を実現することができる。

【図面の簡単な説明】

【図1】図1は、この発明の有機EL駆動回路を適用し た一実施例のカラムドライバを中心とするブロック図で ある。

【図2】図2は、他の実施例のカラムドライバを中心と するブロック図である。


【図3】図3は、従来のカラムドライバの一例の説明図 である。


【図4】図4は、従来の有機EL駆動回路のD/A変換 回路の一例の説明図である。


【図5】図5は、従来の有機EL駆動回路のD/A変換 回路の他の一例の説明図である。

【符号の説明】


1…カラムドライバ、2, 14…D/A変換回路、2a …入力端子、2b…出力端子、3,13…カレントミラ 一電流出力回路、3a…ドライブ段カレントミラー回 路、3b…出力段カレントミラー回路、4,11c…ベー ス駆動電流供給回路、5,6,7,8…カレントミラー 回路、9…ピン、10…カラムライン電流駆動回路、Q 1~Qm, Qa~Qn-1…トランジスタ。








【図3】



【図5】



フロントページの続き

(72)発明者 藤沢 雅憲

京都市右京区西院溝崎町21番地 ローム株 式会社内 Fターム(参考) 5C080 AA06 BB05 CC03 DD26 EE28 FF11 JJ03 5J022 AB04 BA01 CF04 CF07 •